13,160
回編集
「マイコン - ラッチアップ」の版間の差分
ナビゲーションに移動
検索に移動
編集の要約なし
(ページの作成:「== 概要 == マイコンは膨大な数のPN接合で構成されており、その中には、PN接合が2つ連なった4重構造のPNPNが構成さている部分が…」) |
編集の要約なし |
||
| 17行目: | 17行目: | ||
<br> | <br> | ||
下図に、実際にラッチアップの電流で溶解したマイコン表面のメタル配線の写真を示す。<br> | 下図に、実際にラッチアップの電流で溶解したマイコン表面のメタル配線の写真を示す。<br> | ||
[[ファイル:IC Latchup 1.jpg|フレームなし|中央]] | |||
図. ラッチアップの電流で溶解したマイコン表面のメタル配線<br> | <center>'''図. ラッチアップの電流で溶解したマイコン表面のメタル配線'''</center><br> | ||
<br><br> | <br><br> | ||
| 24行目: | 24行目: | ||
下図(a)にサイリスタ構造を示す。<br> | 下図(a)にサイリスタ構造を示す。<br> | ||
アノードに正電位、カソードに負電位を印加した時、J1とJ3は順方向であるがJ2は逆方向であるので、アノードからカソードへ電流は流れない。<br> | アノードに正電位、カソードに負電位を印加した時、J1とJ3は順方向であるがJ2は逆方向であるので、アノードからカソードへ電流は流れない。<br> | ||
[[ファイル:IC Latchup 2.jpg|フレームなし|中央]] | |||
図. サイリスタ構造<br> | <center>'''図. サイリスタ構造'''</center><br> | ||
<br> | <br> | ||
しかし、ゲートに電圧を印加して電流を流す時、J2の逆方向電流がゲート電流によって加速され、J2に電流が流れる。<br> | しかし、ゲートに電圧を印加して電流を流す時、J2の逆方向電流がゲート電流によって加速され、J2に電流が流れる。<br> | ||
| 44行目: | 44行目: | ||
この2つのトランジスタをマイコンの中のCMOSに当てはめると下図のようになる。(N-SUB)<br> | この2つのトランジスタをマイコンの中のCMOSに当てはめると下図のようになる。(N-SUB)<br> | ||
他に、P-SUBの場合もあるが、どちらの場合も寄生PNPN接合が形成されるので、ラッチアップの原理は同じように考えることができる。<br> | 他に、P-SUBの場合もあるが、どちらの場合も寄生PNPN接合が形成されるので、ラッチアップの原理は同じように考えることができる。<br> | ||
[[ファイル:IC Latchup 3.jpg|フレームなし|中央]] | |||
図. ラッチアップ発生のメカニズム<br> | <center>'''図. ラッチアップ発生のメカニズム'''</center><br> | ||
<br> | <br> | ||
電源に接続されているP-MOSのソースのPchからN-SUB、そしてP-WELLと続く経路でトランジスタTr1が形成される。<br> | 電源に接続されているP-MOSのソースのPchからN-SUB、そしてP-WELLと続く経路でトランジスタTr1が形成される。<br> | ||