13,049
回編集
「情報技術 - 実効アクセス時間」の版間の差分
ナビゲーションに移動
検索に移動
→キャッシュメモリの動作原理
(ページの作成:「== 概要 == 実効アクセス時間 (実効メモリアクセス時間) は、コンピュータシステムにおけるメモリアクセスの実際の所要時間を表す指標である。<br> この時間は、単純なメモリアクセス時間だけでなく、キャッシュメモリの効果も考慮に入れて計算する。<br> <br> キャッシュメモリへのアクセス時間は、数[ns]程度である。<br> 主記憶装置のアクセス時間…」) |
|||
| 44行目: | 44行目: | ||
この階層構造により、効率的なデータアクセスが実現されている。<br> | この階層構造により、効率的なデータアクセスが実現されている。<br> | ||
<br> | <br> | ||
==== キャッシュメモリの物理的な配置 ==== | |||
現代のプロセッサでは、キャッシュメモリは階層構造で実装されており、その配置場所はレベルによって異なる。<br> | |||
<br> | |||
L1キャッシュは、CPUのコア内部に直接組み込まれている。<br> | |||
これは最も高速なキャッシュであり、命令用 (L1-I) と データ用 (L1-D) に分かれている。<br> | |||
L1キャッシュは、CPUコアと物理的に最も近い位置にあるため、アクセス速度は極めて高速である。<br> | |||
<br> | |||
L2キャッシュは、一般的にCPUコアごとに専用のキャッシュとして実装されている。<br> | |||
これは、L1キャッシュよりも大きな容量を持つが、物理的な距離が少し離れているため、アクセス速度はL1よりも若干遅くなる。<br> | |||
<br> | |||
L3キャッシュ (ラストレベルキャッシュとも呼ばれる) は、CPU内の全コアで共有されるキャッシュとして実装されている。<br> | |||
これは最も大きな容量を持つが、全コアからアクセスする必要があるため、L1やL2と比較すると速度は遅くなる。<br> | |||
<br> | |||
<u>※注意 : L4キャッシュ</u><br> | |||
<u>ただし、一部のシステムでは、L4キャッシュがCPUパッケージの外部に実装されているケースもある。</u><br> | |||
<u>これは特別な高速メモリチップとして実装されており、CPUと主記憶装置の間に配置される。</u><br> | |||
<br> | |||
==== キャッシュヒット / ミス ==== | ==== キャッシュヒット / ミス ==== | ||
CPUが必要とするデータがキャッシュメモリ内に存在する場合をキャッシュヒット、存在しない場合をキャッシュミスと呼ぶ。<br> | CPUが必要とするデータがキャッシュメモリ内に存在する場合をキャッシュヒット、存在しない場合をキャッシュミスと呼ぶ。<br> | ||